Agilex 3 FPGA coloca uma nova alternativa sobre a mesa para engenheiros que utilizam Cyclone V em seus projetos e precisam aumentar o desempenho, a largura de banda de interfaces de alta velocidade externa ou a capacidade de processamento DSP sem necessariamente migrar para uma FPGA de médio ou grande porte.
A comparação faz sentido principalmente porque o Agilex™ 3 foi desenvolvido pela Altera para aplicações sensíveis a custo, potência consumida e espaço, ocupando a faixa inferior do portfólio Agilex. A família disponibiliza dispositivos entre 25 mil e 135 mil elementos lógicos, com os modelos A3C 025, 050, 065, 100 e 135.
Essa faixa de densidade cria uma sobreposição relevante com aplicações tradicionalmente atendidas pelo Cyclone V.
Mas isso não significa que Agilex 3 seja um Cyclone V atualizado ou um substituto pino-a-pino compatível. A mudança envolve evolução na arquitetura de fabric, nos blocos de DSP, nas interfaces de memória externa disponíveis, na velocidade de conexão externa usando transceivers, na arquitetura do HPS, no encapsulamento e no fluxo de desenvolvimento.
A pergunta correta, portanto, não é apenas “o Agilex 3 substitui o Cyclone V?”, mas “quais requisitos do projeto justificam uma migração?”
Agilex 3 FPGA traz a arquitetura Hyperflex de segunda geração
Uma das diferenças mais significativas está dentro no fabric do dispositivo.
O Agilex 3 utiliza tecnologia de processo Intel 7 e a arquitetura Hyperflex® de segunda geração, com Hyper-Registers distribuídos por todo sistema interno de roteamento dos sinais e nas entradas dos blocos funcionais. A arquitetura também incorpora ALMs aprimorados, roteamento multi-track atualizado e clocking hierárquico.
Segundo a Altera, o resultado pode chegar a 1,9× mais desempenho de fabric e até 38% menos de consumo de potência total em comparação com FPGAs de densidades equivalentes da família Cyclone V.
Para um projeto existente em Cyclone V, esse ganho pode ser particularmente relevante quando o limite atual está relacionado a timing closure, frequência de operação ou margem para implementar mais lógica no mesmo dispositivo.
Entretanto, o ganho real depende da arquitetura RTL, da utilização de recursos, do speed grade do dispositivo, das interfaces utilizadas e do trabalho de otimização realizado no Quartus® Prime Pro.
Por isso, o ganho de desempenho de 1,9× deve ser entendido como uma referência média da família, não como uma expectativa automática para qualquer projeto migrado da Cyclone V para a Agilex 3 sem nenhuma alteração.
De 25K a 135K LEs: onde o Agilex 3 se posiciona
A família C-Series do Agilex 3 é composta atualmente por componentes com cinco densidades principais:
| Dispositivo | Elementos lógicos equivalentes |
| A3C 025 | 25.075 |
| A3C 050 | 47.200 |
| A3C 065 | 65.490 |
| A3C 100 | 100.300 |
| A3C 135 | 135.110 |
Os recursos disponíveis aumentam com o aumento da densidade dos dispositivos da família. O A3C 135, por exemplo, chega a 45.800 ALMs, 353 blocos M20K, com 6,89 Mbits totais de memória em blocos de memória interna do tipo M20K (20 Kbits por bloco) e 184 blocos DSP de precisão variável e com suporte a Tensor Mode, modo de operação que permite realizar até 20 multiplicações de 8 bits (8×8 bits simples ou em ponto flutuante nos modos FP12/FP13) simultâneas por bloco de DSP e por ciclo de clock.
Essa segmentação é importante porque nem todas as funcionalidades existem em todas as variantes.
Os transceivers GTS de 12,5 Gbps e a opção HPS, por exemplo, só estão disponíveis em determinadas opções de encapsulamento dos dispositivos A3C 100/135, os de maior densidade da família. Da mesma forma, HPS e outros recursos dependem do encapsulamento e da densidade do dispositivo escolhido. A própria Altera ressalta que contagens de recursos variam conforme o encapsulamento e que dispositivo com HPS e GTS estão presentes, e apenas em determinados códigos de pedido destes dispositivos.
Ou seja: escolher apenas pela quantidade de LEs pode levar à seleção errada do componente.
Conectividade é um dos maiores saltos em relação ao Cyclone V
Para projetos que movimentam grandes volumes de dados, a diferença de geração aparece rapidamente.
A família Cyclone V GX trabalha com transceivers de até 3,125 Gbps, enquanto a família Cyclone V GT alcança 6,144 Gbps.
No Agilex 3, determinadas variantes oferecem até quatro canais GTS NRZ de 12,5 Gbps, além de hard IP para interface PCIe® 3.0 x4 e para interface 10 GbE MAC/PCS/FEC.
A interface através de pinos de I/O também foi melhorada, pois na família Agilex 3 são disponibilizandos até 200 pinos do tipo HVIO (High-Voltage I/O), que podem operar em 3.3, 3.0, 2.5 e 1.8 V, e até 144 pinos do tipo HSIO (High-Speed I/O), que operam com tensão máxima de alimentação de 1.3 V, usados para implementar interfaces com dispositivos de memória LPDDR4e LPDDR5, bem como outros sinais de interface de baixa tensão e alta velocidade, como MIPI® D-PHY v2.5 de até 2,5 Gbps por lane, permitindo também implementar interfaces Gigabit Ethernet no padrão SGMII utilizando apenas pares de pinos de I/O de alta velocidade no modo diferencial LVDS e com taxa de transferência no modo DDR de até 1.25 Gbps.
Para aplicações de visão computacional, edge computing, interfaces de vídeo, gateways industriais, aquisição de dados e comunicação, isso pode remover gargalos que exigiriam dispositivos externos ou soluções mais complexas em arquiteturas anteriores.
Memória externa: LPDDR4 e LPDDR5 entram na arquitetura
Outro avanço relevante está nos padrões de interface de memória disponíveis nesta nova família.
Na família Cyclone V, apenas interfaces de memória do tipo DDR3 e LPDDR3 eram suportadas.
O Agilex 3 disponibiliza controladores em hardware e PHYs de memória integrados de quarta e quinta geração e suporta interfaces LPDDR4 e LPDDR5 em determinados dispositivos. A tabela atual da família especifica até duas interfaces de memória x32 LPDDR4 ou LPDDR5 em encapsulamentos específicos dos itens A3C 100 e A3C 135.
A documentação da Altera atualmente lista velocidades de até 2.133 Mbps para LPDDR4 e LPDDR5 na família Agilex 3.
Isso é particularmente interessante em sistemas embarcados nos quais largura de banda, consumo e área de PCB precisam ser equilibrados.
Agilex 3 SoC substitui Cortex-A9 por Cortex-A55 no HPS
Para quem utiliza Cyclone V SoC, uma das mudanças arquiteturais mais relevantes está no HPS.
O Cyclone V SoC disponibiliza no HPS dois processadores Arm® Cortex®-A9, processadores ARM v7 de 32 bits.
Já as versões Agilex 3 SoC integram um HPS dual-core ARM Cortex-A55 de 64 bits, operando à até 800 MHz, processadores baseados na arquitetura ARM v8.2-A, mais eficientes e mais rápidos do que os Cortex-A9 da Cyclone V SoC.
O HPS ainda inclui 32 KB de cache L1 de instruções e 32 KB de dados por núcleo, 128 KB de L2 por núcleo, 1 MB de cache L3 compartilhado entre os dois núcleos e que também pode ser utilizado como uma RAM interna de alta velocidade de 1 Mbyte, além de 512 KB de On-Chip RAM disponível no HPS.
Além disso, como parte do HPS, disponibiliza interfaces integradas e já implementadas em hardware para Ethernet com TSN de até 2.5 Gbps, USB 2.0 e 3.1, I²C, I³C, SPI, UART, NAND, SD/eMMC, DMAs e comunicação de alta largura de banda e coerência de cache entre o HPS, o fabric e as interfaces SDRAM.
Para novos equipamentos embarcados, isso aumenta significativamente o potencial de integração de sistemas complexos em um único dispositivo.
O VPBGA simplifica a PCB e reduz o custo final da solução
Os encapsulamentos escolhidos para esta nova família de FPGAs também merece atenção.
Os dispositivos Agilex 3 estão disponíveis em encapsulamentos VPBGA e MBGA.
No VPBGA (Variable Pitch Ball Grid Array), o diâmetro das esferas e a distância entre as esferas não são fixos, mas variam dependendo da posição dos mesmos no encapsulamento, para facilitar o roteamento e reduzir o número de camadas necessárias para implementar a placa. Segundo a Altera, os dispositivos que utilizam encapsulamento do tipo VPBGAs podem ser roteados em PCBs Type III utilizando regras de projeto equivalentes às de um encapsulamento BGA regular com distância entre centros de esferas de 0,8 mm, e utilizando apenas vias plated-through-hole convencionais, um processo mais simples e de menor custo.
Há também opções MBGA com matriz regular de pinos e com 0,5 mm entre o centro de esferas adjacentes, voltadas a aplicações com maiores restrições de espaço, embora elas exijam uma estrutura de PCB mais sofisticada e de maior custo, utilizando microvias e vias enterradas.
O uso de encapsulamentos VPBGA reduz o impacto de uma incluir uma FPGA mais moderna no custo e na complexidade da placa do produto final.
Mas é importante não confundir isso com compatibilidade física com dispositivos da família Cyclone V. Uma migração Cyclone V → Agilex 3 continua sendo um reprojeto completo da placa que deve considerar alterações na pinagem da FPGA, na fontes utilizadas, no sistema de desacoplamento das fontes (Capacitores), nas interfaces usadas e nos requisitos de integridade de sinais do projeto completo.
Agilex 3 ou Agilex 5: qual família escolher?
Agilex 3 e Agilex 5 compartilham conceitos importantes, como a arquitetura Hyperflex de segunda geração, mas ocupam posições diferentes no portfólio da Altera.
O Agilex 3 é orientado a designs com menor densidade, custo e consumo. A família vai de aproximadamente 25K a 135K LEs e oferece transceivers de até 12,5 Gbps e HPS apenas nos itens de maior desnidade.
O Agilex 5 avança para aplicações de maior complexidade.
Na D-Series, por exemplo, a densidade chega a 1,616 milhão de LEs, com até 48 transceivers de 28,1 Gbps, PCIe 4.0 x8, DDR5 de até 5.600 Mbps e LPDDR5 de até 5.500 Mbps.
Nos SoCs Agilex 5, o HPS também pode combinar dois Cortex-A76 e dois Cortex-A55 operando à até 1.8 e 1.5 GHz, respectivamente, oferecendo uma arquitetura de processamento significativamente superior para workloads mais pesados.
Em termos práticos:
Agilex 3 tende a fazer mais sentido quando: custo, área, consumo e densidade moderada têm prioridade, mas o projeto precisa superar as limitações de conectividade e desempenho de famílias anteriores.
Agilex 5 tende a fazer mais sentido quando: são necessários mais recursos lógicos, interfaces acima de 12.5 Gbps, chegando à 28Gps, PCIe 4.0 x4 ou x8, precisa de interfaces de memória DDR5/LPDDR5 de alta velocidade, processamento HPS mais robusto ou workloads de AI/DSP consideravelmente maiores.
Não é, portanto, uma escolha entre uma família “melhor” e outra “pior”. É uma questão de dimensionamento arquitetural.
Perguntas frequentes sobre Agilex 3 FPGA
O Agilex 3 substitui diretamente o Cyclone V?
Não. Ele pode ser uma rota de modernização para diversos projetos baseados em Cyclone V, mas não é um substituto pino-a-pino compatível. A migração exige revisão da arquitetura, alimentação, pinout, interfaces, clocks, PCB e constraints, e vai ser necessário projetar uma nova placa com a Agilex 3 para realizar esta migração.
Qual é a faixa de densidade do Agilex 3?
A família atual vai de 25.075 a 135.110 elementos lógicos.
Agilex 3 possui transceivers?
Sim, em determinadas variantes. Os dispositivos em que os transceivers estão disponíveis oferecem até quatro canais GTS NRZ a 12,5 Gbps.
Agilex 3 suporta LPDDR4?
Sim. Determinadas variantes possuem interfaces LPDDR4/LPDDR5 com hard memory controllers e PHYs integrados.
Qual processador existe no Agilex 3 SoC?
O HPS utiliza dois Arm Cortex-A55 de 64 bits, com frequência de até 800 MHz.
Avalie sua migração de Cyclone V para Agilex 3 com a Macnica DHW
Migrar de FPGA não deveria começar pela comparação de duas tabelas de componentes.
É preciso avaliar utilização atual de lógica, largura de banda de memória necessária, interfaces, clocks, transceivers, requisitos de processamento, disponibilidade de I/O tanto em termos de número de pinos necessários quanto do número de pinos por padrão de I/O, encapsulamento, consumo e margem de evolução do produto.
Como parceira Altera e Centro Oficial de Treinamento FPGA Altera, a Macnica DHW pode apoiar desde a seleção da FPGA até a avaliação arquitetural e o desenvolvimento do projeto.
Se o Cyclone V está chegando ao limite do seu sistema, converse com os especialistas da Macnica DHW e avalie se o Agilex 3 é o próximo passo adequado para sua arquitetura.
Precisa avaliar qual kit FPGA atende ao seu projeto?
A equipe de engenharia da Macnica DHW pode te apoiar na análise dos requisitos de processamento, memória, interfaces e conectividade antes da definição do dispositivo FPGA e do kit de desenvolvimento que melhor atende às suas necessidades.
Em vez de começar pela placa, a avaliação começa pela arquitetura: largura de banda, latência, interfaces, recursos lógicos, DSP, memória e margem de evolução.
Fale com nosso time para avaliar a arquitetura e selecionar o FPGA e o kit de desenvolvimento adequados para sua prova de conceito.
Sobre a Macnica DHW
Em resumo, a Macnica DHW é operação na América do Sul do grupo japonês Macnica Inc., maior distribuidor de semicondutores do Japão, e 5º maior do mundo.
Atualmente, o grupo Macnica possui equipes de desenvolvimento em soluções IoT, IA, hardware e software em vários pontos do globo.
E nesse sentido, a nossa tecnologia avança para seus negócios irem além, com soluções customizadas de acordo com sua necessidade.
Portanto, aproveite e leve as soluções que a Macnica DHW tem para sua empresa.
