Você está visualizando atualmente Kit FPGA com Ata de Registro de Preços
Kit FPGA

Kit FPGA com Ata de Registro de Preços

Compartilhe

Para você que é professor de sistemas digitais, não perca essa grande oportunidade!

Nosso kit FPGA DE10-STANDARD está disponível em nossa ATA DE REGISTRO DE PREÇOS!

O kit possui muitos recursos que permitem aos usuários implementar uma ampla gama de circuitos digitais, desde circuitos simples até vários projetos multimídia.

Legenda: Kit FPGA DE10-STANDARD

O kit FPGA DE10-Standard é uma plataforma de projeto de hardware robusta construída em torno do FPGA Intel System-on-Chip (SoC). Um sistema que combina o processador Arm Cortex-A9 dual-core embarcado com a lógica programável líder do setor para máxima flexibilidade de projeto.

Os usuários do kit DE10-Standard podem aproveitar o poder da configurabilidade do FPGA, combinada com um sistema de processador de alto desempenho e baixo consumo de energia.

 A FPGA SoC integra um sistema de processador (HPS) baseado em ARM, periféricos e interfaces de memória vinculados perfeitamente à malha FPGA, usando um backbone de interconexão de alta largura de banda.

O kit DE10-Standard inclui hardware como memória DDR3 de alta velocidade, recursos de vídeo e áudio, rede Ethernet e muito mais.

Veja todas as características do Kit FPGA DE10-Standard.

FPGA Device

  • Cyclone V SX SoC—5CSXFC6D6F31C6N
  • 110K LEs, 41509 ALMs
  • 5,761 Kbits embedded memory
  • 6 FPGA PLLs and 3 HPS PLLs
  • 2 Hard Memory Controllers

ARM-Based Hard Processor System (HPS)

  • 925 MHz, Dual-Core ARM Cortex-A9 MPCore Processor
  • 512 KB of Shared L2 Cache
  • 64 KB of Scratch RAM
  • Multiport   SDRAM Controller with Support for DDR2, DDR3, LPDDR1, and LPDDR2
  •   8-Channel Direct Memory Access (DMA) Controller       

Configuration and Debug

  • Serial Configuration Device – EPCS128 on FPGA
  • On-Board USB Blaster II (Normal Type B USB Connector)

Memory Device

  • 64MB (32Mx16) SDRAM on FPGA
  • 1GB (2x256Mx16) DDR3 SDRAM on HPS
  • MicroSD Card Socket on HPS

Communication

  • Two USB 2.0 Host Ports (ULPI Interface with USB Type A Connector) on HPS
  • USB to UART (Micro USB Type B Connector) on HPS
     
  • 10/100/1000 Ethernet on HPS
  • PS/2 Mouse/Keyboard 
  • IR Emitter/Receiver

Connectors

  • One 40-pin Expansion Header (Voltage Levels: 3.3V)
  • One HSMC Connector(Configurable I/O Standards 1.5/1.8/2.5/3.3V)
  • One 10-Pin ADC Input Header
  • One LTC Connector (One Serial Peripheral Interface (SPI) Master ,One I2C and One GPIO Interface ) on HPS

Display

  • 24-bit VGA DAC
  • 128×64 Dots LCD Module with Backlight on HPS

Audio

  • 24-bit CODEC, Line-in, Line-out, and Microphone-In Jacks

Video Input

  • TV Decoder (NTSC/PAL/SECAM) and TV-In Connector

ADC

  • Sample Rate: 500 KSPS
  • Channel Number: 8
  • Resolution: 12 bits
  • Analog Input Range : 0 ~ 4.096 V

Switches, Buttons and Indicators

  • 5 User Keys (FPGA x4, HPS x1)
  • 10 User Switches (FPGA x10)
  • 11 User LEDs (FPGA x10 ; HPS x 1)
  • 2 HPS Reset Buttons (HPS_RST_n and HPS_WARM_RST_n)7-Segment Display x6 

Sensors

  • G-Sensor on HPS

Power

  • 12V DC Input

Diagrama de blocos do kit DE10-Standard:

Legenda: Diagrama de blocos do kit DE10-Standard.

Lembrando que esta solução está presente em ATA com unidades limitadas.

Além do fornecimento dos kits, a Macnica DHW é o Centro Oficial de Treinamento INTEL/ALTERA na América do Sul e pode customizar o curso de capacitação em FPGA conforme a necessidade da sua Instituição ou empresa.

Já capacitamos mais de 3.000 pessoas entre engenheirosprofessores e alunos.

Entre em contato conosco para saber mais sobre a aquisição de kit FPGA via ATA e da capacitação FPGA.

Compartilhe

Franciele Nornberg

Mestre em Engenharia Elétrica pela UFSC (2019), graduada em Engenharia Elétrica pelo IFSul em 2017. Trabalha na Macnica DHW desde 2019. Seu conhecimento técnico somado a utilização das boas práticas de copywriter são responsáveis pelos excelentes conteúdos divulgados no blog da Macnica. Franciele é também Instrutora Autorizada FPGA Intel e portanto, responsável pelo Treinamento FPGA Intel.