As inscrições para o Treinamento FPGA Intel estão acabando e você não pode ficar de fora dessa!
Com FPGA INTEL o seu projeto ganha performance, qualidade e robutez.
Muitas vezes estamos desenvolvendo um projeto em FPGA, ele compila sem erros, mas não funciona como o esperado.
Quem é da área sabe bem o que estamos falando…..e é por isso que queremos falar para você da importância das ferramentas de depuração presentes no Quartus Prime.
Essas ferramentas ajudam a encontrar o problema na lógica de desenvolvimento, que pode ser o truncamento de um dado, uma comparação equivocada, entre tantas outras possibilidades.
Sendo assim, destacamos três ferramentas de depuração bem importantes no desenvolvimento de projetos: Signal Tap, ISSP e ISMCE, cada uma com uma finalidade que irá lhe ajudar muito a encontrar os erros do projeto.
Signal Tap Logic Analizer – Analisador lógico embarcado
Ferramenta de depuração em nível de sistema que monitora o estado dos sinais internos do projeto FPGA e aciona em condições personalizadas (triggers) definidas pelo usuário durante a operação em tempo de execução do dispositivo sem ter que trazer sinais para os pinos de entrada e saída (I/O) do dispositivo.
ISSP – In-System Sources and Probes
Ferramenta de depuração que permite a criação de chaves e ponteiras de prova virtuais no seu projeto. Com o ISSP você pode testar funcionalidades que deseja inserir com as chaves (sources) e monitorar em tempo real pontos do sistema com os probes.
ISMCE – In-System Memory Content Editor
O ISMCE é uma ferramenta para depuração de memória do seu projeto. Com ele é possível monitorar e alterar o conteúdo da memória em tempo real. Uma ferramenta muito boa para testes em tempo real, como por exemplo, testar configuração de filtros de sinais, onde os coeficientes estão armazenados na memória.
Estas ferramentas auxiliam muito na depuração de projetos com FPGA Intel, e para o seu uso, é necessário a conexão JTAG entre o computador, a FPGA e a configuração da ferramenta.
Quando se trata de kits FPGA de desenvolvimento a conexão física JTAG já está pronta, visto que é o mesmo cabo utilizado para a sua programação. Assim, para fazer a depuração basta configurar adequadamente cada uma das ferramentas em seu projeto.
E ai, você já conhecia estas ferramentas de depuração para FPGA Intel?
Quer saber mais em como elas podem fazer a diferença no seu projeto?
Então vêm para a próxima turma de Treinamento FPGA Intel que será realizada em Fevereiro.
A data para as inscrições estão quase acabando!!
Data: 07 a 11 de Fevereiro
Horário: das 13h30 às 18h
Inscrições até 20 de Janeiro
A Inscrição inclui o kit FPGA DE10-Lite que seráentregue na sua casa!!
A Macnica DHW é o Centro Oficial de Treinamento FPGA INTEL na América do Sul.
Nós também vendemos Kits FPGA e de desenvolvimento.
Clica aqui para garantir a sua vaga!!
Acompanhe a Macnica DHW nas Redes Sociais para não perder nenhuma novidade tecnológica:
